STORAGE DEVICE

Publication number: JP6266605 (A) Publication date: 1994-09-22

Inventor(s): SATSUTA YUUSUKE YOKOGAWA MEDICAL SYST Applicant(s): Classification:


- International: G06F12/00; G06F12/00; (IPC1-7): G06F12/00

- European:

Application number: JP19930056024 19930316 Priority number(s): JP19930056024 19930316

Abstract of JP 6266605 (A)

PURPOSE:To transfer data of one group where addresses are discontinuous at high speed.
CONSTITUTION:A memory board 1 is provided with
FIFO for address 2 which accumulates write eddresses AW or read addresses AR received from en address bus Ba and sequentially outputs them to the address port of a memory 4 and bidirectional FIFO for data 3 which accumulates write data DW received from a data bus Bd in accordance with the write addresses DW and sequentially output them to the data port of the memory 4 or accumulates read data DR which are read from the memory 4 in accordance with the read addresses AR and sequentially transmits them to the data bus Bd.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号 特開平6-266605

(43)公開日 平成6年(1994)9月22日

(51)Int.Cl.5 G 0 6 F 12/00 識別記号 庁内整理番号 561 9366-5B

FΙ

技術表示箇所

審査請求 未請求 請求項の数2 OL (全 7 頁)

(21)出願番号

特顧平5-56024

(22)出題日

平成5年(1993)3月16日

(71)出題人 000121936

ジーイー横河メディカルシステム株式会社 東京都日野市旭が丘4丁目7番地の127

(72)発明者 薩▲た▼ 雄介

東京都日野市旭が丘4丁目7番地の127 横河メディカルシステム株式会社内

(74)代理人 弁理士 有近 紳志郎


(54) 【発明の名称】 記憶装置

(57) 【要約】

【目的】 アドレスが不連続な一群のデータでも高速転 送を可能とする。

【構成】 メモリボード1は、アドレスバスBaから受 け取った書込アドレスAWまたは読出アドレスARを蓄 積しそれをメモリ 4のアドレスポートへ順に出力するア ドレス用FIFO2と、前記書込アドレスAWに対応し てデータパスBdから受け取った書込データDWを蓄積 レメモリ4のデータポートへ順に出力するか又は前記読 出アドレスARに対応してメモリ4から読み出された詩 出データDRを蓄積し順にデータパスRdへ送出するデ ータ用双方向FIFO3とを具備する。

【効果】 アドレスが不連続な一群のデータでも、まと めて高速転送できる。



【特許請求の顧用】

【補求項1】 アドレスバスおよびデータバスに接続さ れ、ランダムアクセス可能なメモリを備えた記憶装置に おいて、アドレスバスから受け取った書込アドレスまた は読出アドレスを蓄着しそれら書込アドレスまたは聴出 アドレスをメモリのアドレスポートへ順に出力するアド レス用FIFOと、前記書込アドレスに対応してデータ バスから受け取った書込データを蓄積しメモリのデータ ポートへ順に出力するか又は前記続出アドレスに対応し てメモリから読み出された読出データを蓄積し順にデー 10 タバスへ送出するデータ用F I F O とを具備したことを 特徴とする記憶装置。

【請求項2】 アドレスバスおよびデータバスに接続さ れ、ランダムアクセス可能なメモリを備えた記憶装置に おいて、転送元アドレスまたは転送先アドレスを発生さ せるアドレス発生器と、そのアドレス発生器から入力さ れた転送元アドレスまたは転送先アドレスを蓄積しそれ らをアドレスパスへ順に送出するアドレス用FIFO と、前記アドレスバスへ送出した転送元アドレスに対応 してデータバスから受け取った書込データを蓄積しメモ 20 / sec)までのデータ転送を可能としている。 リのデータポートへ順に出力するか又はメモリから読み 出された読出データを蓄積し前記転送先アドレスのアド レスバスへの送出に対応させて順にデータバスへ送出す るデータ用FIFOとを具備したことを特徴とする記憶 装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、記憶装置に関し、さ らに詳しくは、一群のデータのアドレスが不連続であっ てもメモリへの書込みや読出を高速に行うことが出来る 30 記憶装置に関する。

[0002]

【従来の技術】図7は、第1メモリ72に格納されてい る一群のデータを、第2メモリ73に転送する場合の一 般的構成図である。CPU71は、アドレスバスBaを 介して第1メモリ72のアドレスポートへ読出アドレス ARを与え、データパスBdを介して第1メモリ72か ら読出データDRを読み込む。次に、CPU71は、ア ドレスパスBaを介して第2メモリ73のアドレスポー トへ書込アドレスAWを与え、データパスBdを介して 40 第2メモリ73へ書込データDW(=先の読出データD R) を書き込む。これを一群のデータの全てについて繰 り返す。

【0003】図8は、第1メモリ72に格納されている 一群のデータのアドレスが連続している場合に、それを 高速に第2メモリ73に転送する場合の構成図である。 CPU71は、第1メモリ72の連続アドレス発生器8 1に読出アドレスの先頭アドレスとデータ量とを与え、 一方、第2メモリ73の連続アドレス発生器83に書込 アドレスの先頭アドレスとデータ量とを与える。第1メ 50 なメモリを備えた記憶装置において、転送元アドレスま

モリ72の連続アドレス発生器81は、読出アドレスの 先頭アドレスから順に読出アドレスARを発生して、第 1メモリ72のアドレスポートへ与える。それに対応し て第1メモリ72から読み出された読出データDRは、 第1メモリ72のFIFO82に蓄積される。第1メモ リ72のFIFO82は、蓄積した訪出データDRをデ ータパスBdへ送出する。第2メモリ73のFIFO8 4は、データパスBdから受け取った読出データDRを 蓄積する。第2メモリ73の連続アドレス発生器83 は、書込アドレスの先頭アドレスから順に書込アドレス AWを発生して、第2メモリ73のアドレスポートへ与 える。それに対応して第2メモリ73のFIF084か ら取り出された書込データDW (=先の読出データD R)は、第2メモリ73に書き込まれる。

【0004】 この種の高速転送の他の従来例としては、 例えばVMEbusにおけるSSBLTや、Futur e b u s + におけるパケットモードなどがあり、転送す るデータ自身に同期ビットを持たせることで、各ボード 共通の同期クロックなしに最大100MTェノs(転送 [0005]

【発明が解決しようとする課題】 図7の構成では、一つ 一つのデータについてバスの獲得や開放のための手続き を行うため、この手続き時間の割合が大きくなり、高速 転送に向かない問題点がある。一方、図8の構成やSS BLTなどでは、複数のデータについてバスの獲得や開 放のための手続きを行うから高速転送が可能になるが、 一群のデータのアドレスが連続している必要があるた め、例えば2次元画像からの一部のデータの切り出し や、3次元画像からの2次元画像の切り出しのように、 一群のデータのアドレスが不連続な場合には適用できな い問題点がある。そこで、この発明の目的は、アドレス が不連続な一群のデータでも高速に無込みや時出しを行 うことが出来る記憶装置を提供することにある。 [00006]

【課題を解決するための手段】第1の観点では、この発 明は、アドレスパスおよびデータバスに接続され、ラン ダムアクセス可能なメモリを備えた記憶装置において、 アドレスパスから受け取った書込アドレスまたは読出ア ドレスを蓄積しそれら書込アドレスまたは鯖出アドレス をメモリのアドレスポートへ順に出力するアドレス用ド IFOと、前記書込アドレスに対応してデータバスから 受け取った書込データを蓄着しメモリのデータポートへ 順に出力するか又は前記読出アドレスに対応してメモリ から読み出された読出データを蓄積し順にデータバスへ 送出するデータ用FIFOとを具備したことを特徴とす る記憶装置を提供する。

【0007】第2の観点では、この発明は、アドレスバ スおよびデータパスに接続され、ランダムアクセス可能 たは転送先アドレスを発生させるアドレス発生器と、そ のアドレス発生器から入力された転送元アドレスまたは 転送先アドレスを蓄積しそれらをアドレスバスへ順に送 出するアドレス用FIFOと、前記アドレスパスへ送出 した転送元アドレスに対応してデータバスから受け取っ た書込データを蓄積しメモリのデータボートへ順に出力 するか又はメモリから読み出された読出データを蓄積し 前記転送先アドレスのアドレスパスへの送出に対応させ て順にデータバスへ送出するデータ用FIFOとを単備 したことを特徴とする記憶装置を提供する。

[00008]

【作用】 上記第1の組点によるこの発明の記憶装置で は、データ転送用FIFOに加えてアドレス用FIFO を備えている。このアドレス用FIFOは、書込アドレ スまたは読出アドレスをアドレスパスから受け取って蓄 積し、それらをメモリのアドレスポートへ順に出力す る。すなわち、複数のランダムなアドレスをまとめて受 け取り、順にメモリに与えることが出来る。そこで、ア ドレスが不連続な一群のデータでもまとめてバス上を転 送することが可能となり、高速転送が可能となる。 【0009】 ト記第2の観点によるこの発明の記憶装置 では、データ転送用FIFOに加えてアドレス発生器と アドレス用FIFOとを備えている。アドレス発生器 は、転送元アドレスまたは転送先アドレスを発生させ、 アドレス用FIFOは、転送元アドレスまたは転送先ア ドレスをアドレス発生器から受け取って蓄積し、それら をアドレスバスへ順に出力する。すなわち、複数のラン ダムなアドレスをまとめてアドレスパスに送出すること が出来る。そこで、アドレスが不連続な一群のデータで もまとめてバス上を転送することが可能となり、高速転 30 送可能となる。 [0010]

【実施例】以下、図に示す実施例によりこの発明を説明 する。なお、これによりこの発明が限定されるものでは ない。

【0011】-第1実施例-

図1は、この発明の第1実施例の記憶装置を実現するメ モリボード1を含むバスシステム101の要部構成図で ある。このパスシステム101において、バスBには、 パスマスタMとメモリボード1とが接続されている。パ 40 スBは、データバスBdと、アドレスバスBaと、制御 パスBcとからなっている。パスマスタMは、メモリボ ード1へ転送するデータをデータバスBdへ送出すると 共にそれらデータの書込アドレスをアドレスパスBaへ 送出する。また、バスマスタMは、メモリポード1から データパスBdへ送出されたデータを取り込む。 【0012】メモリボード1は、アドレス用FIFO2 と、データ用双方向FIFO3と、メモリ4と、プロト コルコントローラ5とを具備してなる。アドレス用FI

スAWまたは読出アドレスARを蓄積し、それらをメモ リ4のアドレスポートへ順に出力する。データ用双方向 FIFO3は、データパスBdから受け取った事込デー タを蓄積し、それらデータを書込データDWとしてメモ リ4のデータポートへ順に出力する。この出力は、アド レス用FIFO2からの書込アドレスAWの出力と同期 させて行う。また、データ用双方向FIFO3は、アド レス用FIFO2からの読出アドレスARの出力に対応 してメモリ4のデータポートから読み出された読出デー 10 夕DRを蓄積し、それら読出データDRをデータバスR dへ順に送出する。プロトコルコントローラ5は、制御 パスBcから受け取った制御信号に基づいて、各部の作 動を制御する。

【0013】図2は、パスマスタMがメモリボード1に 一群のデータ「D1」, 「D3」, 「D5」, 「D7」 を書き込む場合のタイミングチャートである。バスマス タMは、図2の(a)に示すように書込アドレス「A 1」, 「A3」, 「A5」, 「A7」をアドレスパスB aへ出力すると共に、図2の(b)に示すように書込デ 20 -タ「D1」、「D3」、「D5」、「D7」をデータ バスBdに出力する。なお、書込アドレスを「A11. 「A3」、「A5」、「A7」としたのは、書込アドレ スが不連続であってもよいことを示すためである。メモ リボード1では、アドレス用FIFO2は、アドレスパ スBaから受け取った書込アドレス「All、「A 「A5」、「A7」を蓄積する。また、データ用 双方向FIFO3は、データパスBdから受け取った書 込データ「D1」、「D3」、「D5」、「D7」を蓄 積する。そして、アドレス用FIFO2は、図2の (c) に示すように書込アドレス「A1」、「A3」、 「A 5」, 「A 7」をメモリ 4 のアドレスポートへ順に 出力する。また、データ用双方向FIFO3は、図2の (d) に示すように書込データ「D11. 「D31. 「D5」、「D7」をメモリ4のデータポートへ順に出 カする。 【0014】図3は、バスマスタMがメモリボード1か

ら読出アドレス「A 2 I 、「A 4 I 、「A 6 I 、「A 8」の一群のデータを読み出す場合のタイミングチャー トである。パスマスタMは、図3の(a) に示すように 読出アドレス「A2」、「A4」、「A6」、「A8」 をアドレスパスBaへ送出する。なお、読出アドレスを 「A 2」, 「A 4」, 「A 6」, 「A 8」としたのは、 読出アドレスが不連続であってもよいことを示すためで ある。メモリボード1では、アドレス用FIFO2は、 アドレスパスBaから受け取った読出アドレス「A 2」, 「A 4」, 「A 6」, 「A 8」を蓄積する。そし て、図3の(b) に示すように読出アドレス「A21. 「A 4」, 「A 6」, 「A 8」をメモリ4のアドレスポ ートへ出力する。データ用双方向FIFO3は、前記読 FO2は、アドレスパスBaから受け取った書込アドレ 50 出アドレス「A21、「A41、「A61、「A81に

対して図3の(c)に示すようにメモリ4のデータボー トから出力された読出データ「D21、「D41、「D 6」, 「D8」を蓄積する。そして、図3の(d)に示 すように、読出データ「D2」、「D4」、「D6」、 「D8」をデータパスBdに順に送出する。バスマスタ Mは、データバスBd上の読出データ「D21、「D 4」, 「D 6」, 「D 8」を取り込む。

【0015】以上のように、アドレスが不連続な一群の データでも、まとめてバスB上を転送することが可能と

なり、高速転送が可能となる。

【0016】-第2実施例-図4は、この発明の第2実施例の記憶装置を実現するメ モリボード11Aを含むパスシステム201の要部構成 図である。このバスシステム201において、バスBに は、メモリボード11A, 11B, 11Cが接続されて いる。パスBは、データパスBdと、アドレスパスBa と、制御パスBcとからなっている。メモリボード11 Aは、パススレープとしてもパスマスタとしても動作可 能であり、アドレス発生器16と、アドレス用双方向F 4と、プロトコルコントローラ15と、アドレス切換器 17とを具備してなる。

【0017】アドレス発生器16は、メモリボード11 Aがパススレープとして動作するときは、停止してい る。一方、アドレス発生器16は、メモリボード11A がパスマスタとして動作するときは、一群の書込データ の転送元となる他のデバイスのアドレスパスBa上のア ドレスASまたは一群の読出データの転送先となる他の デバイスのアドレスバスBa上のアドレスASを発生 し、アドレス用双方向FIFO12へ出力する。さら に、一群の書込データを書き込むべきメモリ4上の書込 アドレスAWまたは一群の読出データを読み出すべきメ モリ4トの読出アドレスARを発生し、アドレス切換器 17へ出力する。

【0018】アドレス用双方向FIFO12は、メモリ ボード11 Aがパススレーブとして動作するときは、ア ドレスパスBaから受け取った書込アドレスAWまたは 読出アドレスARを蓄積し、それらをアドレス切換器1 7 へ順に出力する。一方、アドレス用双方向FIFO1 2は、メモリボード11Aがバスマスタとして動作する 40 ときは、前記アドレス発生器16から入力された転送元 アドレスASまたは転送先アドレスASを蓄積し、それ をアドレスバスBaへ順に送出する。

【0019】アドレス切換器17は、メモリボード11 Aがパススレープとして動作するときは、アドレス用双 方向FIFO12が出力するアドレスをメモリ4のアド レスポートに入力する。一方、アドレス切換器17は、 メモリボード11 Aがパスマスタとして動作するとき は、アドレス発生器16が出力するアドレスをメモリ4 のアドレスポートに入力する。

【0020】データ用双方向FIFO13は、メモリボ ード11Aがバススレーブとして動作するときには、デ ータパスBdから受け取った書込データを蓄積し、それ を書込データDWとしてメモリ4のデータポートへ順に 出力する。この出力は、アドレス用双方向FIF012 からの書込アドレスAWの出力と同期させて行う。ま た、データ用双方向FIFO13は、アドレス用FIF O12からの読出アドレスARの出力に対応してメモリ 4のデータポートから読み出された読出データDRを蓄 精し、それら読出データDRをデータパスRdへ順に送 出する。一方、データ用双方向FIFO13は、メモリ ボード11 Aがパスマスタとして動作するときは、アド レス用双方向FIFO12がアドレスバスRaへ送出し た転送元アドレスASに対応して他のデパイスからデー タバスBbに送出されたデータを受け取って蓄積し、そ れらを書込データDWとしてメモリ4のデータポートへ 順に出力する。この出力は、アドレス発生器16からの 書込アドレスAWの出力と同期させて行う。また、デー タ用双方向FIF013は、アドレス発生器16からの IFO12と、データ用双方向FIFO13と、メモリ 20 読出アドレスARの出力に対応してメモリ4のデータポ ートから読み出された読出データDRを整緒1... それら 読出データDRをデータパスBdへ順に送出する。この 出力は、アドレス用双方向FIFO12からの転送先ア ドレスASの出力と同期させて行う。

【0021】プロトコルコントローラ15は、制御バス Bcから受け取った制御信号に基づいて、各部の作動を 制御する。

【0022】メモリボード11B、11Cは、メモリボ ード11AからデータバスBdへ送出された読出データ 30 を、メモリボード11AからアドレスバスBaへ送出さ れた転送先アドレスに対応して取り込む。また、メモリ ボード11B、11Cは、メモリボード11Aからアド レスパスRaへ送出された転送元アドレスに対応するデ ータをデータパスBdへ送出する。

【0023】メモリボード11Aがバススレーブとして 動作するときは、図2、図3の第1実施例と同様のタイ ミングチャートとなる。一方、メモリボード11Aがバ スマスタとして動作するときは、図5、図6のタイミン グチャートとなる。

【0024】図5は、メモリボード11Aが転送デアド レス「A1'」,「A3'」,「A5'」,「A7'」 に対応する他のデバイスからの一群の書込データ「D 「D3」、「D5」、「D7」を書込アドレス 「A 1」、「A 3」、「A 5」、「A 7」に書き込む場 合のタイミングチャートである。メモリボード11Aの アドレス発生器16は、図5の(a)に示すように転送 元アドレス「A 1' I. 「A 3' I. 「A 5' I. 「A 7'」を発生し、アドレス用双方向FIFO12へ出力 する。アドレス用双方向FIFO12は、転送元アドレ 50 ス「A1'」, 「A3'」, 「A5'」, 「A7'」を

蓄積し、図5の(b)に示すようにアドレスパスBaへ 順に送出する。データ用双方向FIFO13は、前記伝 送元アドレス「A1'」、「A3'」、「A5'」、 「A7'」に対応して図5の(c)に示すように他のデ パイスからデータバス Bd トに送出されたデータ「D 1」、「D3」、「D5」、「D7」を蓄積する。次 に、アドレス発生器16は、図5の(d)に示すよう に、書込アドレス「A1」, 「A3」, 「A5」, 「A 7 | を発生し、アドレス切換器17を経由して、メモリ 4のアドレスボートに入力する。これと同期して、デー 10 モリボードを含むパスシステムの要部構成図である。 タ用双方向FIFO13は、図5の(e)に示すよう に、書込データ「D11、「D31、「D51、「D 71をメモリ4のデータポートに順に入力する。 【0025】図6は、メモリボード11Aが読出アドレ ス「A 2」、「A 4」、「A 6」、「A 8」の一群の読 出データ「D2」,「D4」,「D6」,「D8」を転 送先アドレス「A2'」、「A4'」、「A6'」、 「A8' | に対応する他のデバイスに転送する場合のタ イミングチャートである。まず、メモリボード11Aの アドレス発生器 1 6 は、図 6 の (a) に示すように読出 20 アドレス「A 2」、「A 4」、「A 6」、「A 8」を発 生し、アドレス切換器17を経由して、メモリ4のアド レスポートに入力する。データ用双方向FIFO13 は、前記読出アドレス「A2」, 「A4」, 「A6」, 「A8」に対応して、図6の(b)に示すように、メチ リ4のデータポートから読み出された読出データ「D 2」, 「D4」, 「D6」, 「D8」を蓄積する。次 に、アドレス発生器16は、図6の(c)に示すよう に、転送先アドレス「A 2'」, 「A 4'」, 「A 6'」、「A8'」を発生し、アドレス用双方向FIF 30 O12へ出力する。アドレス用双方向FIFO12は、 前記転送先アドレス「A2'」,「A4'」,「A 6'」、「A8'」を蓄積し、図6の(d)に示すよう に、アドレスバスBaへ順に送出する。これと同期し て、データ用双方向FIFO13は、図6の(e)に示 すように、読出データ「D2」、「D4」、「D6」、 「D8」をデータバスRdへ送出する。 【0026】以上のように、アドレスが不連続な一群の データでも、まとめてバスB上を転送することが可能と*

7

* なり、高速転送が可能となる。

[0 0 2 7]

【発明の効果】この発明の記憶装置によれば、データ転 送用FIFOに加えてアドレス用FIFOを備えたの で、アドレスが不連続な一群のデータでも、まとめてバ スB上を転送することが可能となり、高速転送が可能と なる。

【図面の簡単な説明】

【図1】この発明の第1実施例の記憶装置を実現するメ 【図2】図1のパスシステムでメモリボードへのデータ 書込の動作を示すタイムチャートである。

【図3】図1のバスシステムでメモリボードからのデー 夕読出の動作を示すタイムチャートである。

【図4】この発明の第2実施例の記憶装置を実現するメ モリボードを含むバスシステムの要部構成図である。

【図5】図4のバスシステムでメモリボードへのデータ 書込の動作を示すタイムチャートである。 【図6】図4のパスシステムでメモリボードからのデー

夕読出の動作を示すタイムチャートである。 【図7】一般的なデータ転送の説明図である。

【図8】アドレスが連続な一群のデータの転送の影明図 である。


「姓品の戦略」

「111 こうりだらご	
101, 201	バスシステム
1, 11A	メモリボード
2	アドレス用FIFO
1 2	アドレス用双方向FIFO
3, 13	データ用双方向FIFO
4	メモリ
5, 15	プロトコルコントローラ
16	アドレス発生器
1 7	アドレス切換器
M	バスマスタ
Ва	アドレスバス
B d	データバス
Вс	制御パス

バス

[図7]





【図5】

